5 nm
Gemäß der International Technology Roadmap for Semiconductors (ITRS) folgt der 5-nm-Technologieknoten auf die 7-nm-Technologie.
Ehemals wurde angenommen, dass der 5-nm-Knoten das Ende von Moore's Law darstellt. Transistoren unterhalb der 7-nm-Technologie sind stark vom Tunneleffekt an den Gatestrukturen betroffen. Auf Grund der enormen Entwicklungskosten wird eine Verzögerung der Markteinführung gegenüber der Vorhersages des morreschen Gesetzes um 2 Jahre erwartet. Intel erwartet eine Veröffentlcihung für das Jahr 2020
Technologiedemos
2006 haben Forscher vom Korea Advanced Institute of Science and Technology (KAIST) und dem National Nano Fab Center einen 3-nm-Transistor entwickelt, das weltweit kleinste in herkömmlichen Fertigungsprozessen hergestellte Halbleiterbauteil mit FinFET-Technologie und der kleinste jemals gefertigte Transistor.
2008 konnten Forscher aus Großbritanien Transistoren mit einer Breite von nur einem Atom und einer Länge von 10 Atomen herstellen. Als Material diente Graphen, welches als ein Nachfolger von Silicium gehandelt wird.
2010 zeigte ein australisches Team einen funktionstüchtigen Transistor aus 7 Atomen mit einer Länge von 4 nm.
2012 wurde ein Einzelelektronentransistor basierend auf Phosphoratomen hergestellt, welche auf einem Siliciumsubstrat aufgebracht wurde (zwischen zwei wesentlich größeren Elektroden). Dieser Transistor kann als 180-Picometer-Transistor bezeichnet werden - der Van-der-Waals-Radius eines Phosphoratoms; welcher in Verbindung mit Silicium vermutlich noch kleiner ist. Um noch kleinere Transistoren herstellen zu können müssen entweder Atome mit kleinerem Atomradius oder einzelne Elektronen oder Protonen verwendet werden.
2015 fertigten das belgische Forschungszentrum IMEC und Cadence Design Systems Testchips in 5 nm. Diese Chips sind nicht voll funktionstüchtig sondern dienen der Entwicklung der Mehrlagenverdrahtung.
2015 beschrieb Intel ein "gate all around FET" (GAA-FET) für den 5-nm-Knoten.