Halbleitertechnologie
von A bis Z
Alles über Halbleiter und die Waferfertigung
Show Menu
Hide Menu
Start
Kapitel
Grundlagen
Der Atombau
Das Periodensystem der Elemente
Chemische Bindungen
Edelgase
Leiter – Nichtleiter – Halbleiter
Dotieren: n- und p-Halbleiter
Der p-n-Übergang
Aufbau eines n-Kanal-FET
Aufbau eines npn-Transistors
Aufbau eines FinFET
Waferherstellung
Silicium
Herstellung von Rohsilicium
Herstellung des Einkristalls
Der Wafer
Dotiertechniken
Oxidation
Industrielle Verwendung
Erzeugung von Oxidschichten
Bauelementisolation
Abscheidung
Plasma, der 4. Aggregatzustand
CVD-Verfahren
PVD-Verfahren
Metallisierung
Anforderungen an die Metallisierung
Aluminiumtechnologie
Kupfertechnologie
Der Metall-Halbleiter-Kontakt
Mehrlagenverdrahtung
Lithografie
Belichten und Belacken
Belichtungsverfahren
Der Fotolack
Entwickeln und Kontrolle
Maskentechnik
Nasschemie
Ätztechnik allgemein
Nassätzen
Scheibenreinigung
Trockenätzen
Übersicht
Trockenätzverfahren
Wafertest
Der Wafertest
Finaler Test und Binning
Montage
Dicing
Die Attach
Bonding
Verkapselung
Messtechnik
Schichtdickenmessung
Partikelmessung
CD-Messung
Digitaltechnik
Vom Transistor zum Gatter
Die SRAM-Zelle
Schaltungslayouts
Prozessabfolge
Lieferkette
PDF
Chipfertigung
Lexikon
Technologie
10000 nm
3000 nm
1500 nm
1000 nm
800 nm
600 nm
350 nm
250 nm
180 nm
130 nm
90 nm
65 nm
45 nm
32 nm
22 nm
16 nm
11 nm
7 nm
5 nm
3 nm
2 nm
Akronyme
Statistiken
Anzahl hergestellter Bits
Berechnung pro Sekunde pro 1000 €
Bit pro Euro (DRAM)
Entwicklung der Gategröße von MOSFETs
Fertigungskosten der Technologieknoten
Fertigungskosten pro Transistor
FLOPS: Gleitkommaoperationen
Intel:AMD - Fertigungsschritte
Intel:AMD - Taktfrequenz
Intel:AMD - Transistoranzahl
Millionen Instruktionen pro Sekunde
Wellenlänge - Strukturgröße
Aktuelles
Sitemap
English
Download als PDF
Grundlagen
Der Atombau
Das Atommodell
Größenordnungen
Das Periodensystem der Elemente
Die Elemente
Das Periodensystem der Elemente
Chemische Bindungen
Bindungsbestreben
Die Atombindung
Die Ionenbindung
Die Metallbindung
Schwache Bindungen
Edelgase
Leiter – Nichtleiter – Halbleiter
Leiter
Nichtleiter
Halbleiter
Das Bändermodell
Dotieren: n- und p-Halbleiter
Dotieren
n-Dotierung
p-Dotierung
Bänderschema bei dotierten Halbleitern
Der p-n-Übergang
p-n-Übergang im Gleichgewicht
p-n-Übergang mit angelegter elektrischer Spannung
Aufbau eines n-Kanal-FET
Allgemeiner Aufbau
Herstellung eines n-Kanal-FET
Funktionsweise
Aufbau eines npn-Transistors
Allgemeiner Aufbau
Herstellung eines npn-Bipolartransistors
Funktionsweise
Aufbau eines FinFET
Allgemeiner Aufbau und Funktionsweise
Aufbau eines FinFET im Bulkprozess
Vom FinFET zum Nanosheet
Waferherstellung
Silicium
Herstellung von Rohsilicium
Ausgangsmaterial Siliciumdioxid
Reinigung des Rohsiliciums
Zonenreinigung
Herstellung des Einkristalls
Der Einkristall
Kristallziehverfahren nach Czochralski
Tiegelfreies Zonenziehen
Der Wafer
Wafervereinzelung und Oberflächenveredelung
Historische Entwicklung der Wafergröße
Wieso sind Wafer rund?
Dotiertechniken
Dotieren
Diffusion
Diffusionsverfahren
Ionenimplantation
Oxidation
Industrielle Verwendung
Anwendung von Oxidschichten
Eigenschaften von Oxidschichten
Erzeugung von Oxidschichten
Thermische Oxidation
Oxidation durch Abscheidung
Bauelementisolation
Höchstintegration auf Chips
Der Vogelschnabel
Grabenisolation
Abscheidung
Plasma, der 4. Aggregatzustand
Plasmazustand
Plasmaerzeugung
CVD-Verfahren
Silicium-Gasphasenepitaxie
CVD-Verfahren
APCVD: Atmospheric Pressure CVD
LPCVD: Low Pressure CVD
PECVD: Plasma Enhanced CVD
ALD: Atomic Layer deposition
Spaltfüllung
PVD-Verfahren
MBE: Molekularstrahlepitaxie
Aufdampfen
Sputtern: Kathodenzerstäubung
Metallisierung
Anforderungen an die Metallisierung
Aluminiumtechnologie
Aluminium und Aluminiumlegierungen
Siliciumdiffusion
Elektromigration
Hillockwachstum
Kupfertechnologie
Kupfertechnologie
Damascene-Verfahren
Low-k-Technologie
Grenzen der Kupferverdrahtung
Der Metall-Halbleiter-Kontakt
Kontaktierung von dotierten Halbleitern
n-Halbleiter-Kontakt
p-Halbleiter-Kontakt
Bändermodell eines p-n-Übergangs
Mehrlagenverdrahtung
Mehrlagenverdrahtung
BPSG-Reflow
Reflowrückätzen
Chemisch mechanisches Polieren
Kontaktierung der Metallisierungsebenen
Lithografie
Belichten und Belacken
Übersicht
Aufbringen eines Haftvermittlers
Belacken
Belichtung
Eingesetzte Belichtungsverfahren
Multipatterning
Belichtungsverfahren
Übersicht
Kontaktbelichtung
Abstandsbelichtung
Reduzierende Projektionsbelichtung
Elektronenstrahllithografie
Röntgenstrahllithografie
Weitere Verfahren
Der Fotolack
Lacktechnik
Chemische Zusammensetzung
Entwickeln und Kontrolle
Entwickeln
Lackkontrolle
Lackentfernen
Maskentechnik
Maskentechnik
Maskenherstellung
Maskentypen
Belichtungsverfahren der nächsten Generation
Nasschemie
Ätztechnik allgemein
Nassätzen
Prinzip
Anforderung
Tauchätzung
Sprühätzung
Anisotrope Siliciumätzung
Ätzlösungen für isotrope Ätzungen
Trocknen der Scheiben
Scheibenreinigung
Der Reinraum
Arten der Verunreinigung
Mikroskopische Verunreinigungen
Molekulare Verunreinigungen
Alkalische und metallische Verunreinigungen
Reinigungstechniken
Trockenätzen
Übersicht
Allgemein
Wichtige Größen beim Trockenätzen
Trockenätzverfahren
Trockenätzverfahren
Ionenstrahlätzen
Plasmaätzen
Reaktives Ionenätzen
Eingesetzte Ätzgase beim Trockenätzen
Wafertest
Der Wafertest
Grundlagen des Wafertests
Die Prüfnadelkarte (Probe Card)
Yield-Mapping und Redundanz
Finaler Test und Binning
Der finale Funktionstest
Burn-in
Binning
Montage
Dicing
Vom Wafer zum Einzelchip
Sägeverfahren
Herausforderungen und Qualitätssicherung
Die Attach
Mechanische Befestigung des Dies
Verbindungsmaterialien
Mechanische Spannungen und Qualitätssicherung
Bonding
Elektrische Kontaktierung des Dies
Flip-Chip-Technik
Anforderungen und Wärmeableitung
Verkapselung
Aufgaben der Verkapselung
Materialien und Verfahren
Wärmeableitung und abschließende Qualitätsprüfung
Messtechnik
Schichtdickenmessung
Messtechnik
Interferometrie
Ellipsometrie
Beurteilung der Messung
Partikelmessung
Messtechnik
Laser-Streulichtmessung
Wafer-Map und Klassifizierung
Review mit dem Rasterelektronenmikroskop (SEM)
Beurteilung der Messung
CD-Messung
Messtechnik
CD-SEM – Messprinzip
Kalibrierung und Referenzmetrologie
OCD / Scatterometrie als Alternative
CD-Uniformity und Prozesskontrolle
Digitaltechnik
Vom Transistor zum Gatter
Der Transistor als Schalter
NMOS und PMOS im Vergleich
Der Inverter — das erste Gatter
Das UND aus Transistoren
Logische Gatter im Überblick
Die SRAM-Zelle
Vom Schaltbild zum Chip: EDA
Zwei rückgekoppelte Inverter als Speicherkern
Die Zugriffstransistoren
Schreiben
Vom einzelnen Bit zum Array
Lesen
Schaltungslayouts
Vom Schaltbild zum Layout
Ebene 1: Aktive Zonen
Ebene 2: Polysilizium
Ebene 3: Kontakte
Ebene 4: Metall-1
Ebene 5: Metall-2
Ebene 6: Metall-3 — fertig
Suche
This page is also available in
english
.
Inhalt
Grundlagen
Waferherstellung
Oxidation
Abscheidung
Metallisierung
Lithografie
Nasschemie
Trockenätzen
Wafertest
Montage
Messtechnik
Digitaltechnik