Halbleitertechnologie
von A bis Z
Alles über Halbleiter und die Waferfertigung
Show Menu
Hide Menu
Start
Kapitel
Grundlagen
Der Atombau
Das Periodensystem der Elemente
Chemische Bindungen
Edelgase
Leiter – Nichtleiter – Halbleiter
Dotieren: n- und p-Halbleiter
Der p-n-Übergang
Aufbau eines n-Kanal-FET
Aufbau eines npn-Transistors
Aufbau eines FinFET
Waferherstellung
Silicium
Herstellung von Rohsilicium
Herstellung des Einkristalls
Der Wafer
Dotiertechniken
Oxidation
Industrielle Verwendung
Erzeugung von Oxidschichten
Bauelementisolation
Abscheidung
Plasma, der 4. Aggregatzustand
CVD-Verfahren
PVD-Verfahren
Metallisierung
Anforderungen an die Metallisierung
Aluminiumtechnologie
Kupfertechnologie
Der Metall-Halbleiter-Kontakt
Mehrlagenverdrahtung
Lithografie
Belichten und Belacken
Belichtungsverfahren
Der Fotolack
Entwickeln und Kontrolle
Maskentechnik
Nasschemie
Ätztechnik allgemein
Nassätzen
Scheibenreinigung
Trockenätzen
Übersicht
Trockenätzverfahren
Wafertest
Der Wafertest
Finaler Test und Binning
Montage
Dicing
Die Attach
Bonding
Verkapselung
Messtechnik
Schichtdickenmessung
Partikelmessung
Digitaltechnik
Vom Transistor zum Gatter
Schaltungslayouts
Prozessabfolge
Lieferkette
PDF
Chipfertigung
Lexikon
Technologie
10000 nm
3000 nm
1500 nm
1000 nm
800 nm
600 nm
350 nm
250 nm
180 nm
130 nm
90 nm
65 nm
45 nm
32 nm
22 nm
16 nm
11 nm
7 nm
5 nm
3 nm
2 nm
Akronyme
Statistiken
Anzahl hergestellter Bits
Berechnung pro Sekunde pro 1000 €
Bit pro Euro (DRAM)
Entwicklung der Gategröße von MOSFETs
Fertigungskosten der Technologieknoten
Fertigungskosten pro Transistor
FLOPS: Gleitkommaoperationen
Intel:AMD - Fertigungsschritte
Intel:AMD - Taktfrequenz
Intel:AMD - Transistoranzahl
Millionen Instruktionen pro Sekunde
Wellenlänge - Strukturgröße
Aktuelles
Digitaltechnik
English
Download als PDF
Vom Transistor zum Gatter
Der Transistor als Schalter
NMOS und PMOS im Vergleich
Der Inverter — das erste Gatter
Das UND aus Transistoren
Logische Gatter im Überblick
Vom Schaltbild zum Chip: EDA
Zwei rückgekoppelte Inverter als Speicherkern
Die Zugriffstransistoren
Schreiben
Vom einzelnen Bit zum Array
Lesen
Schaltungslayouts
Vom Schaltbild zum Layout
Ebene 1: Aktive Zonen
Ebene 2: Polysilizium
Ebene 3: Kontakte
Ebene 4: Metall-1 — lokale Verdrahtung
Ebene 5: Metall-2 — globale Versorgung, fertige Zelle
Kreuzungen im Layout vs. im Schaltbild
Zurück
Weiter:
Vom Transistor zum Gatter
Suche
This page is also available in
english
.
Inhalt
Grundlagen
Waferherstellung
Oxidation
Abscheidung
Metallisierung
Lithografie
Nasschemie
Trockenätzen
Wafertest
Montage
Messtechnik
Digitaltechnik
Vom Transistor zum Gatter
Schaltungslayouts